Мои Конспекты
Главная | Обратная связь


Автомобили
Астрономия
Биология
География
Дом и сад
Другие языки
Другое
Информатика
История
Культура
Литература
Логика
Математика
Медицина
Металлургия
Механика
Образование
Охрана труда
Педагогика
Политика
Право
Психология
Религия
Риторика
Социология
Спорт
Строительство
Технология
Туризм
Физика
Философия
Финансы
Химия
Черчение
Экология
Экономика
Электроника

Фактори, що впливають на коефіцієнт корисної дії (КПД) випрямляча. 1 страница



Коефіцієнт корисної дії (КПД) визначається відношенням активної потужності на виході перетворювача до активної потужності на вході. Стосовно до випрямного режиму роботи вентильного перетворювача це означає

Тут ∆P– втрати активної потужності усередині вентильного перетворювача. Ці втрати складаються із втрат у трансформаторі ∆Pт, втрат у вентилях ∆Pв, втрат у фільтрі ∆Pф, втрат у системі керування ∆Pу, тобто

∆P= ∆Pт + ∆Pв + ∆Pф + ∆Pу .

Втрати в трансформаторі складаються із втрат у сталі трансформатора й втрат у міді обмоток. Перші можна дорівняти втратам у досвіді холостого ходу ∆Pхх, коли магнітний потік номінальний, а струмів в обмотках немає (зневажаючи струмом намагнічування). Другі при номінальному навантаженні можна дорівняти втратам у досвіді короткого замикання ∆Pкз, коли в обмотках трансформатора протікають номінальні струми, а магнітного потоку практично немає при малих значеннях напруги короткого замикання трансформатора, що прикладається в цьому досвіді до первинних обмоток трансформатора. Тоді

Втрати активної потужності у вентилях складають із втрат при протіканні прямого анодного струму через відкритий вентиль ∆Pпр, втрат від протікання зворотного струму через закритий вентиль ∆Pоб, втрат на перемикання, пов'язаних з кінцевими часами включення й вимикання вентиля, ∆Pпер.

∆P= ∆Pпр + ∆Pоб + ∆Pпер .

Втрати активної потужності при дії на вентилі зворотної напруги ∆Pоб, як правило, пренебрежимо малі в силу малості зворотного струму вентиля.

Втрати активної потужності при перемиканні вентиля також відносно невеликі в порівнянні з ∆Pпр при частотах перемикання (частоті живлячого напруги). При роботі ж вентилів на високих частотах ці втрати стають помітними або навіть визначальними в загальних втратах. У цих випадках розрахунки втрат на перемикання суттєво визначається формами струмів і напруг вентиля й у наступних главах, присвячених роботі перетворювальних пристроїв при високих частотах комутації, ці особливості розрахунків будуть відзначатися.

Активна потужність у ланці постійного струму Pd у загальному випадку при кінцевому значенні реактора, що згладжує, Xd дорівнює сумі активних потужностей від взаємодії однойменних гармонік напруги й струму, тобто

При ідеально згладженому струмі (Xd = ∞) одержуємо

МПТ

1.Структура й призначення вузлів.

Однокристальний мікропроцесор ДО580ВМ80А с макропрограмним керуванням і фіксованою системою команд,призначений для паралельної обробки 8-розрядної цифрової інформації.

АЛУ МП виконує арифметичні, логічні й сдвиговые операції над 8-розрядними двійковими числами. Усі ці операції виконуються при участі акумулятора. Результат операції розміщається в акумуляторі. Обмін інформацією МП із ВУ можливий тільки через акумулятор. Корекція двійкових чисел, необхідність якої виникає при виконанні арифметичних операцій над десятковими числами, виконується спеціальною схемою десяткової корекції СДК .Блок регістрів робить приймання, зберігання й видачу різної інформації, що брали участь у процесі виконання програми, і містить лічильник команд, покажчик стека, регістри загального призначення, регістри тимчасового зберігання й регістр адреси. Покажчик стека SP і лічильник команд PC є 16-розрядними регістрами й служать для зберігання адрес комірок пам'яті. Уміст лічильника команд автоматично збільшується після вибірки кожного байта команди. Сформований в PC адреса чергової комірки пам'яті записується в 16-розрядний регістр адреси РА й видається на шину адреси системи через буфер адреси БА. МП має 16-розрядну ША й забезпечує адресацію до пам'яті, що містить 216 = 64 Кбайт пам'яті. Восьмиразрядные регістри загального призначення В, З, D, Е, Н, L які можуть використовуватися як одиночні 8-розрядні регістри, як регістрові 16-розрядні пари ВР, DE, HL. Об'єднання регістрів у пари дає можливість зберігати 16-розрядні двійкові числа, можуть застосовуватися як накопичувачі й покажчики.8-розрядні регістри W і Z програмно недоступні й служать для зберігання даних при виконанні деяких операцій. Схема синхронізації й керування станами ЦПУ формує машинні такти й цикли, які координують виконання всіх команд, і виробляє сигнал SYNC «Синхронізація», що визначає початок кожного машинного циклу. Для виконання команди потрібно від одного до п'яти машинних циклів.Регістр умов містить- прапор переносу З, прапор нульового результату Z, прапор знака S, -прапор парності Р, прапор додаткового переносу З1.РП підключений до внутрішньої магістралі МП, що дозволяє за допомогою спеціальних команд переслати його вміст на згадку системи. Це необхідно, наприклад, при виклику підпрограми, коли стан мікропроцесора необхідно запам'ятати в стеці.Пристрій керування формує комплекс керуючих сигналів, що організують виконання, що зробила в ЦПУ команди, і складається з регістру команд, програмувальної логічної матриці й схеми керування вузлами. Восьмиразрядный регістр команд здійснює приймання й зберігання команди, що надходить по магістралі даних. Програмувальна логічна матриця дешифрирует код операції команди й формує мікрооперації відповідно до мікропрограми виконання команди.

Схема керування вузлами виробляє для різних вузлів ЦПУ необхідні керуючі сигнали, Восьмиразрядный буфер даних забезпечує введення команд і даних у ЦПУ, вивід даних і стану ЦПУ через формувачі, що мають на виході стан «Виключене». Керуючий пристрій, робота якого тактируется двома імпульсними послідовностями Ф1 і Ф2, виробляє три групи керуючих сигналів, необхідних для реалізації чотирьох режимів роботи МП: режиму початкової установки, очікування, прямого доступу до пам'яті й переривання.

2.основні режими функционированияВМ80.

Мікропроцесор КР580ВМ80А може здійснювати синхронний і асинхронно-синхронний обміни інформацією з пам'яттю й зовнішніми пристроями за один або кілька машинних циклів. Крім того, його підсистема переривань може ініціювати асинхронно-синхронний обмін по перериванню. Обмін з пам'яттю ініціюється також при початковій установці мікропроцесора.

Початкова установка. При одночасному включенні живлення й вступі на мікропроцесор серій тактових імпульсів F1 і F2, усі регістри й прапори мікропроцесора встановлюються в довільні стани. При вступі на вхід RESET сигналу високого рівня тривалістю не менш 3 тактів лічильник команд PC, тригер дозволу переривання (вихід INTE), а також тригер підтвердження захвата (вихід HLDA) скидаються, і мікропроцесор починає вибірку з пам'яті команди, розташованої по нульовій адресі.

Уся безліч припустимих циклів мікропроцесора КР580ВМ80А можна умовно розбити на три групи: читання (уведення), записи (виводу) і останова. У циклах групи читання в другому такті на виході DBIN з'являється сигнал високого рівня, по якому мікропроцесор виконує читання інформації з пам'яті або зовнішніх пристроїв. У циклах групи записи в такті на виході мікропроцесора з'являється сигнал негативної полярності, по якому відбувається запис інформації на згадку або зовнішні пристрої. У циклах читання інформація із шини даних уводиться в регістр команд IR, в акумулятор А, в один з регістрів загального призначення, або в парі регістрів (ВР, DE, HL або PSW). У циклі запису інформація на шину даних виводиться з акумулятора або одного з регістрів загального призначення, з регістру пари (ВР, DE, HL або PSW) або з акумулятора. При виконанні будь-якої команди послідовність циклів обміну, инициируемая мікропроцесором, починається циклом у якому відбувається добування коду команди.

Цикл добування команди. У першому такті на виході SYNC з'являється сигнал високого рівня, индицируя перший такт машинного циклу. У цьому такті на адресній шині встановлюється адреса комірки пам'яті, який зробив у буфер адреси з лічильника команд мікропроцесора. У другому такті на виході мікропроцесора DBIN з'являється сигнал високого рівня тривалістю в один такт, по якому відбувається читання пам'яті й зовнішніх пристроїв. У цьому такті мікропроцесор опитує сигнали на входах READY, HOLD і тригері HLTA. Залежно від значення сигналів на цих виводах мікропроцесор переходить у різні стани: очікування, захвата або останова. Якщо на виводи READY, HOLD зробили сигнали 1, 0, а тригер HLDA установлений в «0», то мікропроцесор переходить у стан третього такту. У третьому такті може виконуватися або завершуватися читання пам'яті, після чого шина даних переходить у высокоимпедансное стан.

3.особливі режими функціонування ВМ80.

При виконанні команд мікропроцесор може переходити в одне із трьох станів: «очікування», «захват> і «останов», тривалість яких визначається зовнішніми керуючими сигналами. Стан «очікування» призначене для узгодження роботи мікропроцесора з повільно діючими пам'яттю або зовнішніми пристроями, які не встигають виставити дані на входи мікропроцесора. Сигнал високого рівня на вході RDY забезпечує автоматичне виконання команд програми мікропроцесором із частотою тактових сигналів. Якщо на виводі RDY установлений сигнал низького рівня, то мікропроцесор переходить у режим «Очікування» і формує вихідний сигнал високого рівня. потім відбувається опитування сигналу на вході READY і якщо на ньому з'являється сигнал високого рівня, то по передньому фронту F1 мікропроцесор виходить зі стану очікування й переходить у третій такт під час якого він по сигналу DBIN ухвалює дані від зовнішнього модуля. При подачі на вхід HLD сигналу високого рівня мікропроцесор переходить у стан «захват» і підтверджує перехід у цей стан формуванням сигналу високого рівня на виході HLDA. Стан «захват» призначене для того, щоб зовнішній пристрій міг зчитувати або записувати інформацію безпосередньо на згадку системи, минаючи мікропроцесор, завдяки чому суттєво підвищується швидкість обміну, який відбувається з ініціативи зовнішнього пристроїв.. Сигнали HLD і HLDA дозволяють організувати режим прямого доступу до пам'яті для будь-якого зовнішнього пристрою сигналу, що формує, HLD. При виконанні команди HLT мікропроцесор переходить у стан «останов» і переводить буферні схеми каналу адреси й даних у высокоомное стан. Зі стану «останов» мікропроцесор виходить при наявності сигналу високого рівня на одному з нього входов. на вході HLD — мікропроцесор переходить у стан «захват», а після переходу сигналу HLD на низький рівень вертається в стан «останов», на вході INT — мікропроцесор переходить до виконання циклу переривання при останове з такту ГI, якщо команді HLT передувала команда INTA «дозвіл переривання», інакше залишається в стані «останов». Переривання. Режим переривання може настати при подачі на вхід INT сигналу високого рівня.. Однак запит на переривання може бути обслужений, якщо тригер переривання мікропроцесора (вихід INTE) установлений в «1». Дозволити переривання можна програмним шляхом по команді. Мікропроцесор повідомляє інші модулі про перехід до переривання словом стану. Після переходу в режим переривання мікропроцесор виконує команду виклику підпрограми переривання, що надходить по шині даних від зовнішніх пристроїв. При цьому лічильник команд не збільшується на одиницю, команда виклику підпрограми повинна зберегти його стан у стеці, а після виконання переривання відновити його вміст.

Із усіх особливих станів мікропроцесора найбільш пріоритетним є стан «очікування». Якщо на вхід READY подається сигнал низького рівня, то мікропроцесор незважаючи на наявність яких-небудь інших сигналів, наприклад запиту на захвата або переривання, перейде в стан очікування. Коли на вхід READY поданий сигнал високого рівня, у випадку якщо поданий запит на переривання, запит на захвата не буде обслужений. У режимі обслуговування запиту на переривання неможливий перехід у стан «захват» і навпаки. У стані «захват» запит на переривання обслуговуватися не буде. Запити на переривання й захват можуть бути, обслужені в стані «останов». У цьому стані запит на захвата не буде задовольнятися, якщо поданий запит на переривання. Після одержання підтвердження переривання мікропроцесор може перейти в стан «захват».

4.інтерфейс, классификация інтерфейсів.

Інтерфейси призначені для організації взаємодії між мікросхемами, що організують функціональні модулі при побудові обчислювальної системи. Інтерфейси регламентують правило взаємодії між усіма функціональними модулями мікропроцесорної системи, установлюють взаємодію й визначають протоколи й порядок обміну інформацією.

Конфігурації інтерфейсів розроблені виходячи з наступних вимог:

одержання потрібної швидкодії й організації стандартного обміну інформацією між блоками обчислювальної системи незалежно від їхньої швидкодії;

простота нарощування структури багатопроцесорного комплексу й можливість доступу для діагностики;

широка область застосування.

Електричні з'єднання між виводами мікросхем виконуються електричними зв'язками або лініями. Ці лінії згруповані по певному функціональному призначенню утворюють шину адреси, шину даних і шину керування. Сукупність шин утворює магістраль. Залежно від функціонального призначення інтерфейси класифікуються по наступних принципах:

по способу створення функціональних модулів;

по способу передачі даних - паралельний, послідовний і послідовно-паралельний ;

по режиму передачі даних - однобічні, 2-х сторонні, одночасна або почергова передача (дуплекс або напівдуплекс).

за принципом обміну інформацією - синхронний і асинхронний

5.Системний контролер КР580ВК28 призначений для:

1) формування системної шини даних;

2) зберігання слова стану процесора протягом машинного циклу;

3) формування СШУ й видачі керуючих сигналів відповідно до типу виконуваного машинного циклу.

Мікросхема КР580ВК28 виконує функції системного контролера й шинного формувача, здійснюють формування керуючих сигналів звертання до ОЗУ або до пристроїв уведення/виводу (УВВ) і забезпечують приймання й передачу 8- розрядної інформації між шиною даних мікропроцесора й системною шиною.

Мікросхема КР580ВК28 формує сигнали , щодо сигналу «Запис». Двунаправленный шинний формувач здійснює буферирование 8- розрядної шини даних і автоматичний контроль напрямку передачі даних. Підключення системного контролера до шини даних мікропроцесора здійснюється за допомогою двунаправленных виводів D0 - D7, до системної шини - за допомогою двунаправленных виводів DB0 - DB7. При необхідності за допомогою сигналу «Керування системною шиною» виводи DB0 - DB7 системного контролера можуть бути переведені в стан «Виключене».

Регістр стану виконаний на шести D-Тригерах і призначений для зберігання інформації про стан мікропроцесора, що надходить по шині даних D0 - D7 Запис у регістр стану здійснюється по сигналу , що надходить на початку кожного машинного циклу.

Декодувальна матриця залежно від режиму роботи мікропроцесора, зафіксованого в

регістрі стану, і вхідних керуючих сигналів HLDA, , DBIN формує сигнал «Підтвердження переривання» або сигнали читання/запису при звертанні до ОЗУ або УВВ.

6.Паралельний адаптер КР580ВВ55.призначення виводів і блоков,структура

Мікросхема КР580ВВ55 являє собою програмувальний пристрій, використовуване для введення - виводу паралельної інформації. Схема дозволяє здійснювати обмін 8-розрядними даними по трьом каналам: А, В, С. Напрямок обміну й режим роботи для кожного каналу задається програмно. Канали служать для передачі як дан сигналів, що так і управляють. . Має три режими роботи мікросхеми. У режимі 0(статичний ежим) три канали можуть бути запрограмовані на введення або вивід інформації. Режим 1 (тактируемый уведення-вивід) дозволяє передавати інформацію з каналів A і B, використовуючи окремі біти каналу C для керування обміном даними. У режимі 2(двунаправленный уведення-вивід) канал A здобуває властивість двунаправленной шини, керованої окремими бітами каналу C.

Призначення вывдов. Chip Select. Вибір мікросхеми, Read. Читання. Низький рівень на цьому вході дозволяє ППА передати дані або слово стану процесору, Write. Запис. Низький рівень на цьому вході дозволяє ППА прийняти дані або керуючу команду, Reset. Скидання, A0, A1 Адресні входи. Вибір каналу. Дозволяють вибрати один з каналів (A, B, C) або регістри керуючого слова й стану .PA0…PA7 Канал A, PB0…PB7 канал В, PC0…PC7 канал С.До складу БІСА входять :двунаправленная 8-розрядний буфер даних, що зв'язує внутрішню 8-розрядну магістраль ППА із системною магістраллю даних; блок керування читанням-записом, що забезпечує керування зовнішніми й внутрішніми передачами даних,керуючих слів і інформації про стан ППА; три 8-розрядних каналу введення-виводу(PORT A,PORTB,PORC) для обміну інформацією із зовнішніми пристроями, поєднувані у дві групи –А и В; блок керування каналами, що полягає зі схеми керування групою А, що виробляє сигнали керування каналом А и старшими розрядами каналу З(PC4-PC7). Крім цього, до блоку керування каналами ставиться регістр керуючого слова (РУСЯВИЙ), у який програмним шляхом через буфер даних і внутрішню магістраль заноситься керуюче слово(ВУС), що задає режими роботи каналів мікросхеми.

7.Послідовний адаптер ВВ51.

Пристрій послідовного введення-виводу інформації являє собою універсальний синхронний/асинхронний приймач/передавач, який ухвалює від центрального процесора інформацію в паралельному виді по шині даних і перетворить її в потік даних для передачі в послідовному форматі.

Мікросхема складається із приймача, передавача, регістру режиму, регістру команди, схеми керування й буфера введення/виводу. Восьмиразрядные регістри режиму й команди призначені для зберігання відповідно інструкції режиму й інструкції команди, що надходять із магістралі D0 - D7 через буфер уведення/виводу. Схема керування на основі аналізу вхідних сигналів , RESET, , визначає напрямок передачі інформації, її вид і формує необхідні керуючі сигнали. Приймач одержує послідовність символів, що надходять на вхід RXD, виділяє дані, перетворить їх у паралельний код і записує в буфер уведення/вивода.Для організації передачі даних у послідовному форматі необхідні як мінімум дві мікросхеми, одна з яких повинна працювати в режимі передачі й розміщатися на передавальному кінці лінії зв'язку, друга – працювати в режимі приймання й розміщатися на прийомному кінці лінії зв'язку.Режими роботи приемопередатчиков задаються тими пристроями, до шини даних яких приемопередатчики підключені. Завдання режимів роботи задається заздалегідь, перед початком роботи, у процесі ініціалізації. Мікросхема дозволяє передавати дані у двох основних режимах: синхронному й асинхронному. В асинхронному режимі використовується стартостопний принцип передачі. Кожне передане слово передавач супроводжує стартовим і стоповим бітами, якими здійснюється синхронізація запуску роботи приймача. У синхронному режимі дані передаються не по одному слову, а цілими масивами слів. Для синхронізації запуску приймача на приймання масиву використовується не один біт, а одне або два слова – символи синхронізації. ). У синхронному режимі передавач працює постійно й видає в лінію дані в послідовному коді. При відсутності даних передавач безупинно видає в лінію символи синхронізації. Приймач перед початком роботи перебуває в режимі активного очікування. У цей час він побитно ухвалює вступник інформацію й здійснює її перевірку на збіг з кодом синхронізації. Збіг свідчить про початок інформаційного масиву. Сигналом збігу синхронізується запуск роботи приймача, який починає приймання даних і їх перетворення в паралельний формат.З погляду швидкості передачі даних для інформаційних масивів малої розмірності більш вигідним є асинхронний режим, а для масивів великої розмірності – синхронний. У процесі передачі даних на КР580ВВ51 подаються команди для оперативної вказівки конкретних операцій: приймання, передачі, переходу в режим активного очікування. Зокрема, команда може бути використана для установки БІС у вихідний стан і підготовки її до приймання керуючого слова

8 КПДП КР580ВТ57. Призначення. Структура.Функціонування

Мікросхема КР580ВТ57 - чотириканальний програмувальний контролер прямого доступу до пам'яті (ПД), призначений для високошвидкісного обміну даними між пам'яттю системи й периферійними пристроями шляхом генерації масиву послідовних адрес пам'яті на вимогу периферійного пристрою. Мікросхема здійснює двунаправленный обмін даними між пам'яттю й периферійними пристроями шляхом формування в адресному каналі мікропроцесорної системи параметрів заданого масиву адрес комірок пам'яті й керуючих сигналів. Масив адрес, по яких відбувається обмін даними між периферією й пам'яттю, характеризується початковою адресою, тобто першою адресою початку обміну й числом циклів звертань до пам'яті. Після надання системної шини з боку процесора мікросхема може здійснити обмін масивом даних між пам'яттю й периферійними пристроями без подальшого втручання процесора. Кожний із чотирьох каналів мікросхеми забезпечує адресацію ( шляхом инкрементирования виробленого адреси) зовнішньої пам'яті масиви обсягом до 16 До байт із можливістю завдання кожного до 64 До початкових адрес.

Пристрою керування формує всі керуючі сигнали, необхідні для здійснення різних режимів роботи мікросхеми КР580ВТ57. Схема виробітку сигналів запис/читання забезпечує приймання, формування й видачу сигналів, що здійснюють обмін інформацією між ЦП і схемою ПДП, між пам'яттю й периферійними пристроями.

Режим роботи мікросхеми встановлює 8-розрядний регістр установки режимів. Запис у регістр здійснюється в режимі програмування після завантаження регістру адреси й регістру числа циклів, скидання, тобто установка у вихідний стан, - подачею сигналу RESET. Записуючи в регістр установки режиму певну інформацію, можна встановити наступні режими роботи (обслуговування) схеми ПДП: автозавантаження (повторення раніше обраного масиву адрес), кінець рахунку, подовжена/звичайний запис, фіксований/циклічний пріоритет.

Регістр стану каналів указує, який канал досягся умови кінця рахунку. Буфер адреси призначений для приймання й видачі коду адреси. Буфер даних складаються з восьми двунаправленных схем, кожна з яких має на виході стан «Виключене» і призначена для сполучення пристрою ПДП із шиною даних МП, При програмуванні завантаження регістру адреси, регістру числа циклів або регістру установки режимів здійснюється зі ЦП через шину даних за два командні цикли.

Функціонування:

УВВ підключається до каналів КПДП і контролер повинен вибрати саме пріоритетне, якщо запити надходять від декількох УВВ. КПДП одержує запит на ПДП від УВВ, який називається DRQ, після чого формує сигнал HRQ(запит захвата) до МП. МП підтверджує захват сигналом HLDA і відключається від шин. Контролер ухвалює керування на себе: дозволяє роботу ПДП сигналом DACK=0, формує 16-ти розрядну ША й керуючі сигнали для організації введення/виводу:

9.КР580ВН59. Призначення. Структура. Функціонування

Призначення.КР580ВН59 - програмувальний контролер переривань (ПКП), обслуговує до восьми запитів на переривання мікропроцесора, що надходять від зовнішніх пристроїв ( Шляхом каскадного з'єднання можливе розширення кількості запитів, що обслуговуються, до 64). Мікросхема дозволяє скоротити засобу програмного забезпечення й реальні витрати часу при виконанні переривань у системах із пріоритетами багатьох рівнів. Алгоритм завдання пріоритету встановлюється програмно. Пріоритети, закріплені за зовнішніми пристроями, можуть бути змінені в процесі виконання програм.

Структура.

Регістр запитів переривання (РЗПР) - призначений для запису й зберігання запитів переривань (IRQ). Регістр обслужених запитів (РОЗПР) - призначений для зберігання сигналів, що надходять із виходів схеми маскирования, запитів переривання відповідного сигналу запиту, що обслуговується в цей момент. Схема маскирования запитів переривання й аналізу їх по пріоритету (МЗПР) - дозволяє або забороняє проходження сигналів з виходу РЗПР на входи схеми аналізу за рівнем пріоритету.Пристрій керування (УУ) призначене для видачі сигналу INT після вступу одного або декількох запитів на виходи IRQ7 - IRQ0. Воно видає також керуючі сигнали для формування команди CALL. Буферна схема шини даних (БД) - 8-розрядна двунаправленная із трьома станами, з'єднує мікросхему із системною шиною даних за допомогою виводів D7 - D0.

Функціонування.Мікросхема може бути програмно встановлена у два режими роботи: обслуговування по результату опитування(метод переривань із опитуванням), і обслуговування по запиту (метод переривання по вектору).При здійсненні передачі даних з перериванням програми реалізується така послідовність дій:

периферійний пристрій запитує переривання;

по завершенню виконання поточної команди процесором останній видає сигнал підтвердження переривання;

запам'ятовується вміст лічильника команд і здійснюється перехід за адресою підпрограми обслуговування переривання;

запам'ятовується при необхідності вміст внутрішніх регістрів (робітників і регістрів стану) і виконується передача даних під керуванням спеціальної програми (підпрограми);

після виконання підпрограми здійснюється повернення до продовження виконання перерваної програми.

При обслуговуванні переривань по опитуванню мікропроцесор блокує свій вхід INT, тому що ініціатором обслуговування є він сам.

10.КР580ВВ79. Призначення. Структура. Функціонування

КР580ВВ79 - програмувальний пристрій, призначене для побудови систем (підсистем) відображення інформації на основі дисплеїв (індикаторів) різних типів, а також систем (підсистем) уведення інформації з різного типу клавіатур у системах виконаних на основі 8- або 16-розрядних процесорів. Цей контролер дає можливість автоматично сканувати клавіатуру, визначати й видавати код позиції клавіші, натиснутої в матриці клавіатури, пригнічувати перешкоди дребезга контактів клавіатури, а також регененерировать зображення на дисплеї (індикаторі). Програмування восьми режимів уведення й

чотирьох режимів виводу забезпечує широкі можливості для користувача при введенні й відображенні інформації. Структура й функиционирование. КР580ВВ79 організована на базі внутрішньої шини. До її складу входять: ОМ ОЗУ датчиків зі схемою керування й усунення дребезга клавіатури, буферами клавіатури й датчиків і схемою аналізу стану ОМ ОЗУ датчиків; схема керування й синхронізації з лічильником сканування; ОЗУ відображення з регістрами адреси й даних; засобу сполучення із системною шиною - буферы каналу даних і схема керування читанням-записом. Структура контролера зображено на рис 1.




Поиск по сайту:







©2015-2020 mykonspekts.ru Все права принадлежат авторам размещенных материалов.