Мои Конспекты
Главная | Обратная связь


Автомобили
Астрономия
Биология
География
Дом и сад
Другие языки
Другое
Информатика
История
Культура
Литература
Логика
Математика
Медицина
Металлургия
Механика
Образование
Охрана труда
Педагогика
Политика
Право
Психология
Религия
Риторика
Социология
Спорт
Строительство
Технология
Туризм
Физика
Философия
Финансы
Химия
Черчение
Экология
Экономика
Электроника

Фактори, що впливають на коефіцієнт корисної дії (КПД) випрямляча. 3 страница



Фізична адреса комірки пам'яті представляє 20-бітове число в діапазоні 0 - FFFFF, яке однозначно визначає положення кожного байта в просторі пам'яті ємністю 1 Мбайт. На початку кожного циклу шини, пов'язаного зі звертанням до пам'яті, фізична адреса видається на шину адреси й супроводжується сигналом ALE. Тому що МП ВМ86 є 16-бітовим, те всі операції при обчисленні фізичної адреси проводяться з 16-бітовими адресними об'єктами.

Для обчислення физическою адреси база сегмента зрушується вліво па 4 біт і підсумується зі зсувом, як показано на мал. 4, де також наведені можливі джерела компонентів логічної адреси (ЕА - ефективна адреса, що обчислюється відповідно до заданого способу адресації).

Перенос зі старшого біта, який може виникнути при підсумовуванні, ігнорується. Це приводить до так званої кільцевої організації пам'яті, при якій за гніздом з максимальною адресою FFFFF випливає гніздо з нульовою адресою. Аналогічну кільцеву організацію має й кожний сегмент.

Малюнок 4 - Обчислення фізичної адреси

20 Організація переривань у мікропроцесоріКР1810ВМ86

Переривання змушує МП тимчасово припинити виконання поточної програми й перейти до виконання підпрограми обробки переривання, яка вважається більш важливої або терміновою.

Переривання можуть ініціюватися зовнішніми пристроями (зовнішні переривання) або командами програмних переривань, а в деяких ситуаціях - автоматично самим МП (внутрішні переривання).

Поновлення перерваної програми повинне бути зроблене так, начебто переривання було відсутнє. Для цього в стеці запам'ятовується адреса повернення (CS і IP) і вміст регістру прапорів F, а також уміст тих регістрів, які будуть потрібні для виконання підпрограми обробки переривання. Уміст регістрів CS, IP і F запам'ятовується й відновлюється автоматично.

Зовнішні переривання. Запити на зовнішні переривання надходять у МП по двом входам: INTR і NMI, також переривання діляться на маскируемые й немаскируемые.

Мікропроцесор ВМ86 підтверджує запит переривання, виконуючи два послідовні цикли . Якщо в цих циклах з'являється запит шини по лінії HOLD (у мінімальному режимі) або = (у максимальному режимі), то він не сприймається до завершення обох циклів . У максимальному режимі МП генерує в цих циклах сигнал блокування шини , щоб інші процесори не намагалися запитувати шину.

Запити на немаскируемое переривання надходять по входу NMI і звичайно використовуються для переривання роботи МП при «катастрофічних» подіях, що вимагають негайної реакції, таких, як аварійне провалля живлення, виявлення помилки пам'яті і т.д. Вхід NMI сприймає перехід сигналу від низького рівня до високого (позитивний фронт), щоб поточна програма не переривалася від одного сигналу NMI = 1 кілька раз. Запити NMI запам'ятовуються в МП і мають більш високий пріоритет, чому переривання по входу INTR. Обробка немаскируемого переривання не залежить від стану прапора IF.

Запити на маскируемые переривання від ВУ звичайно надходять на входи програмувального контролера переривань (ПКП) ДО1810ВН59А, який формує сигнал, що подавалася на вхід, INTR. Цей ПКП може використовуватися й із МП ВМ86 і із ВМ80. При роботі з BM86 у відповідь на сигнал ПКП не видасть даних у мікропроцесор і буфер даних ПКП залишається у высокоомном стані. По сигналу ПКП посилає в мікропроцесор байт, що визначає тип (вектор) переривання.

Koгда встановлюється сигнал INTR = 1, дії МП залежать від стану флагa IF дозволу переривань. Але до завершення поточної команди МП, не вживає ніяких дій.

Якщо 1F = 0, тобто переривання по входу INTR заборонені (замасковані), МП ігнорує запит переривання й переходить до наступної команди. Мікропроцесор не запам'ятовує стан сигналу INTR, тому цей сигнал повинен залишатися активним, поки, що перериває ВУ не одержить сигналу підтвердження або саме не зніме запит. Якщо IF = 1, то МП розпізнає запит переривання й обробляє його.

Коли здійснюється перехід на підпрограму обслуговування переривання, уміст регістру F (разом із умістом регістрів CS і IP) запам'ятовується в стеці, прапор IF (а також прапор TF) скидається.

Наприкінці підпрограми відновлюють уміст регістрів МП, які були включені в стек на початку підпрограми з метою збереження даних, що ставляться до перерваної програми. Ця ділянка підпрограми слід захистити за допомогою команди CLI від переривань по входу INTR. Підпрограма обробки переривання повинна закінчуватися командою повернення з переривання IRET, якої передує команда дозволу переривань STI. Перед виконанням команди IRFT стік повинен бути в тому стані, у якому він був відразу після виклику підпрограми. Тоді ця команда витягає три верхні слова зі стека в регістри IP, CS і F, що забезпечує повернення до команди, яка виконувалася б у випадку відсутності переривання.

21 Арифметичний співпроцесор ВМ 87 . Структура.

Структурна схема АСП (мал. 15) містить дві відносно незалежні частини: операційний пристрій, який виконує операції, задані командою, і пристрій шинного інтерфейсу, яке одержує й декодує команди, здійснює зчитування операндов з пам'яті й перетворення їх у формат ВВ, а також запис результатів на згадку зі зворотним перетворенням у необхідний формат. Обоє пристрою можуть працювати паралельно, що забезпечує сполучення в часі процесів передачі й перетворення даних.

Tag-Регістр етикеток утримуючий код, що позначає прапори вмісту в арифметичному регістрі. ПЗУ констант містить найбільше часто застосовувані двійкові константи при виконанні арифметичних обчислень. Арифметичні регістри – вісім, 80ти бітних регістрів організованих у стек. Зі стеком зв'язаний 3-бітовий покажчик стека SТ, уміст якого визначає номер одного з восьми арифметичних регістрів, що є вершиною стека. Модуль обробки мантиси складається з 68-бітового суматора, регістру зрушення й регістру результату. Він виконує задані операції над мантисами операндов і формує ознаки різних виняткових ситуації, що виникають при обробці даних. Модуль обробки порядку здійснює дія над значеннями поля порядку вихідних операндов відповідно до команди.

Блок керування дешифрирует чергову команду, що надходить на виконання із пристрою шинного інтерфейсу, і формує керуючі сигнали, що визначають режим роботи модулів обробки й інших пристроїв АСП.

Пристрій шинного інтерфейсу містить групу допоміжних регістрів, буферний регістр (БР), черги команд і операндов.

СR – 16-розрядний регістр керування, SR – 16-розрядний регістр стану здійснює синхронізацію дій ЦП і АСП, «утримуючи» ЦП у режимі очікування при виконанні команди, Ер-Покажчик виняткових ситуацій,

22Взаємодія співпроцесора ВМ 87 із процесором ВМ86

Функціонування арифметичного співпроцесора

Арифметичний співпроцесор ВМ87 може працювати тільки в парі із центральним процесором ВМ86/ВМ88, який повинен бути встановлений у максимальний режим. Система зі співпроцесором не вимагає ніякої додаткової логіки, що відрізняється від тієї, яка використовується в системі з максимальним режимом ЦП. Схема розширеного процесора виходить простим об'єднанням однойменних виводів ЦП і АСП із додатковим використанням контролера переривань ВН59А для організації взаємодії, вихід INT співпроцесора й входу INTR центрального процесора.

Пасивний режим. Взаємодія процесорів починається по сигналу RESET, тривалість якого повинна бути не менш чотирьох тактів CLK. По закінченню цього сигналу АСП «аналізує» рівень сигналу на лінії, що з'єднує виводи процесорів. Центральний процесор ВМ86 формує на виході нульовий сигнал. Через кілька тактів CLK. ЦП робить вибірку команд із пам'яті, починаючи з адреси FFFF0H, а співпроцесор стежить за його роботою, перебуваючи в пасивному режимі. Вибирати команди з пам'яті може тільки ЦП, але співпроцесор також одержує всі команди, записуючи їх у чергу з байтів команд, ідентичну черги центрального процесора, і контролює виконання команд центральним процесором

Активний режим. Для переходу в активний режим співпроцесор повинен установити момент початку виконання дій, певних командою ESC. Для цього він починає аналізувати код стану черги команд ЦП по лініях QS1, QS0. Як тільки з'являється код QS1 QS0 = 01, відповідний до першого байта команди, і цей байт містить код ESC = 11011, співпроцесор переходить в активний режим.

Якщо команда ESC містить вказівка про те, що операнд-джерело розміщене в пам'яті, то ЦП формує адреса операнда й зчитує слово даних.

Якщо певний у команді ESC адреса є адресою приймача, те, перехопивши цю адресу в регістр ЕР, співпроцесор ігнорує лічене ЦП слово даних, а пізніше, виконавши команду, записує результат по перехопленій адресі.

У кожному разі, перейшовши в активний режим, співпроцесор видає сигнал зайнятості BUSY = 1 на вхід центрального процесора. Із цього моменту обоє процесора здійснюють паралельну роботу. Співпроцесор виконує дії, певні командою ESC, а ЦП продовжує виконання програми. При цьому шиною управляє ЦП, і щораз, коли співпроцесору потрібно звернутися до пам'яті, він повинен запитувати шину по одній з ліній .

Співпроцесор ВМ87 надсилає запит ЦП, що управляє шиною, або «пересилає» запит, що зробив від іншого МП. По закінченні декількох тактів CLK, необхідних ЦП ВМ86 для завершення поточного циклу шини й переходу виводів у высокоомное стан, АСП ВМ87 одержує сигнал підтвердження шини й починає її використовувати або «пересилає» сигнал підтвердження іншому МП. Після завершення використання шини АСП ВМ87 посилає сигнал REALEASE центральному процесору, «відпускаючи» шину, або «передає» сигнал відпускання від іншого МП.

Подключние див. у питанні 5.17, максимальний режим

23 Процесор уведення-виводу ВМ 89. Структура

Мікросхема ДО1810ВМ89 являє собою однокристальний 20-бітовий спеціалізований процесор уведення - виводу (СПВВ), виконаний по високоякісній н-Моп-технологии. Схема випускається в 40-вивідному корпусі. Синхронізується однофазними імпульсами із частотою повторення 1 - 5 Мгц від зовнішнього тактового генератора.

Усі функціональні вузли з'єднано 20бітовою внутрішньою шиною, це забезпечує максимальну швидкість обміну інформацією.

Загальний пристрій керування (УУ) координує роботу функціональних вузлів процесора. Усі операції (виконання команд, цикли пересилання із ПДП, відповіді на запит готовності каналу й ін.) виконуються по внутрішніх циклах. Усього налічується 23 різних типу внутрішніх циклів, кожний з яких займає від двох до восьми тактів CLK. Загальне УУ вказує для кожної операції, який функціональний вузол буде виконувати черговий внутрішній цикл або здійснює керування попеременной роботою каналів якщо їх пріоритети рівні.Арифметическо-Логічний пристрій (АЛУ) може виконувати беззнакові арифметичні операції над 8- і 16-бітовими двійковими числами, що включають додавання, инкремент і декремент. Результатом арифметичних операцій може бути 20-бітове число. Логічні операції, включаючи И, АБО, НЕ, можуть виконуватися над 8- і 16-бітовими операндами.Регістри складання - розбирання беруть участь при передачі всіх даних, що надходять у процесор. Коли розрядність джерела й приймача даних різняться, процесор використовує ці регістри для забезпечення максимальної швидкості передачі. Наприклад, при пересиланні із ПДП із 8-бітового УВВ в 16-бітову пам'ять процесор затрачає два цикли шини на приймання двох послідовних байтів,»збирає» їх в одне 16-бітове слово й передає його на згадку за один цикл шини. Черга команд використовується для підвищення продуктивності процесора при вибірці їх з пам'яті. Під час виконання програми каналом команди вибираються з пам'яті словами, розміщеними по парній адресі молодшого байта. На одну таку вибірку затрачається один цикл шини. Якщо останній байт поточної команди Х припадає на парну адресу, то наступний за ним байт із непарної адреси (він є першим байтом команди Y) витягнутого слова зберігається в черзі. Коли канал починає виконувати команду Y, цей байт із черги извлекается значно швидше, чим з пам'яті. Блок шинного інтерфейсу (БШИ) здійснює керування й визначає цикли шини, пов'язані з вибіркою команд і передачею даних між СПВВ і пам'яттю або УВВ. Кожне звертання до шини пов'язане з битому регістру етикеток (регістр TAG перебуває в кожному каналі), який указывает. до якого простору адрес (системному або введення - виводу) ставиться обіг. БШИ виставляє тип циклу шини (вибірка команди із простору адрес уведення - виводу, запис даних на згадку системного простору і т.д.) у вигляді коду стану на виходах - . Системний контролер ДО1810ВГ88 декодує цей код, вибираючи потрібну шину (СШ/ШВВ) і формуючи відповідну команду (читання, запис і т.д.). Пристрій керування введенням - виводом управляє діями каналу під час Пдп-Пересилання. При виконанні синхронного пересилання воно очікує вступи сигналу синхронізації на вході DRQ, перш ніж виконати черговий цикл читання - запису. Коли Пдп-Пересилання повинна закінчуватися по зовнішньому сигналу, пристрій стежить за його появою на вході ЕХТ. Між циклами читання й записи (поки дані перебувають у СПВВ) канал може робити підрахунок числа переданих даних, перекодувати їх і зрівняти із заданим кодом. Регістри, каналу використовуються СПВВ як при Пдп-Пересиланнях, так і при виконанні програми. Усі регістри каналу, за винятком TAG, безпосередньо беруть участь у зазначених процесах.

24 Схеми включення й функціонування процесора введення-виводуК1810ВМ89

Робота СПВВ може початися тільки після того, як він буде инициализирован. Ініціалізація включає дві стадії: початкову ініціалізацію СПВВ і ініціалізацію каналів СПВВ, тобто видачу команди каналам. Функціонування СПВВ має свої особливості залежно від способу його включення в систему.

У місцевій конфігурації процесори ВМ86 і ВМ89 спільно використовують загальну шину, причому ВМ89 має статус відомого й щораз, коли необхідно виконати цикл шини, він запитує шину по лінії . Коли один із процесорів використовує шину, іншої переводить свої виходи стану й адреси/дані у высокоомное стан. Формування шини керування, адреси й даних здійснюється схемою шинного інтерфейсу, що полягає із системного контролера ДО1810ВГ88, трьох фіксаторів адреси ДО580ИР82 і двох шинних формувачів ДО1810ВА86. У місцевій конфігурації використовується загальний генератор тактових імпульсів ДО1810ГФ84, який здійснює синхронізацію роботи процесорів, формує сигнали їх початкової установки й синхронізує сигнали готовності від зовнішніх пристроїв. Для формування сигналу запиту готовності СА використовується дешифратор адресних ліній А15 - А1. Сигнали запитів прямого доступу DMQ від зовнішніх пристроїв, що брав участь у Пдп-Пересиланнях, подаються безпосередньо на входи DRQ1, DRQ2 процесора ВМ89. Якщо пристроїв, що запитують ПДП, більш двох, їх виходи DMQ можуть бути об'єднані на схемі АБО. Аналогічно, сигнали INT, що вимагають закінчення Пдп-Пересилання, підключаються до входів ЕХТ1, ЕХТ2 процесора ВМ89. Така схема може бути доповнена ще співпроцесором ВМ87 який також разом із ВМ86 використовує загальну шину. Тому що лінія ВМ86 має пріоритет стосовно , те при одночасних запитах шини від ВМ89 і ВМ87 перевага віддається процесору ВМ89. Але якщо в момент запиту шину використовує співпроцесор ВМ87, то запит ВМ89 не буде підтверджуватися до звільнення шини ВМ87. У вилученій конфігурації СПВВ ВМ89 може використовувати системну шину, яка є загальною для всіх процесорних модулів системи. Обігу ВМ89 до СШ управляються арбітром шини ДО1810ВБ89, пов'язаним з арбітрами інших модулів по шині арбітражу. Крім системної шини СПВВ завжди доступна локальна шина (ЛШ), яка фізично відділена від СШ. У вилученій конфігурації СПВВ може звертатися до УВВ і пам'яті, підключеним до ЛШ, не»відволікаючи» ВМ86, який використовує для цього СШ. Схема шинного інтерфейсу СШ включає системний контролер ДО1810ВГ88, три фіксатори адреси ДО580ИР82 і два шинні формувачі ДО1810ВА86. Схема шинного інтерфейсу ЛШ ідентична, але містить два фіксатори адреси, тому що простір адрес ЛШ відповідає простору введення - виводу й обмежене ємністю 64 ДО. Для поділу адрес системного простору й простору введення - виводу використовується сигнал CEN. Коли ВМ89 виставляє адресу, що відповідає контролер забезпечує доступ до ЛШ або СШ, оскільки на його вході = 0. Коли ВМ89 здійснює Пдп-Пересилання, що вимагає монопольного використання СШ сигнал забезпечує таку можливість. Схема також може бути доповнено двома СПВВ і обслуговуючими УВВ у недоступному для ЦП просторі ВВ.

25 Контролер системної шини ВГ 88. Призначення.Структура

Контролер системної шини ДО1810ТВГ88 призначений для роботи в складі МП системи на базі K1810BM86. Залежно від стану МП контролер управляє обміном даними між локальною шиною (ЛШ) процесора й системною шиною (СШ) при наявності доступу до керування шинами МП, а також між локальною шиною й шиною введення - виводу або резидентною шиною. Контролер шини (КШ) синхронізується тактовим генератором МП і здійснює керування шинними формувачами, регістрами, фіксаторами адреси, пристроями введення - виводу й пам'яттю. Структурна схема контролера шини

Основною інформацією для формування командних сигналів і сигналів керування контролером системної шини є код стану МП, що надходить на входи , , . Дешифратор стану МП робить декодування коду, що зробив, а пристрій керування виробляє необхідні сигнали для керування генераторами командних і контрольних сигналів. Пристрій керування виробляє два варіанти сигналів залежно від режиму робота контролера. Режим установлюється сигналом на вході IOB. У режимі роботи із шиною ВВ/ВЫВ на цей вхід подається напруга високого рівня. У режимі роботи зі СШ контролер шини переходить при наявності напруги низького рівня на вході IOB. Сигнали формовані генератором командних імпульсів використовуються для керування зовнішніми пристроями, підключеними до СШ і шині ВВ/ВЫВ

26 Функціонування контролера системної шини ВГ 88

Основною інформацією для формування командних сигналів і сигналів керування контролером системної шини є код стану МП, що надходить на входи , , . Дешифратор стану МП робить декодування коду, що зробив. Режим роботи із системною шиною встановлюється шляхом подачі на вхід IOВ напруги низького рівня (IOВ = 0). У цьому режимі КШ формує командні сигнали й сигнали ALE, DEN, керування фіксаторами адреси й шинними формувачами. На входах формуються постійні значення = 0 і CEN = 1, що дозволяють видачу командних сигналів і сигналів керування. Сигнал ALE служить для визначення моменту фіксації адреси, установленого на ЛШ у фіксаторах ИР81. Вихідні сигнали й DEN використовуються для керування роботою шинних формувачів. Сигнал DEN має високий активний рівень, тому його слід інвертувати перед подачею на вхід шинних формувачів. Режим роботи зі СШ застосовується в багатопроцесорних системах, коли трохи МП вимагають доступу до пристроїв уведення - виводу й пам'яті, підключених до системної шини. У цьому випадку кожний МП обслуговується своїм контролером і доступ до СШ має той з них, контролер якого одержує сигнал дозволу доступу від арбітра шин . Поряд із входом для керування видачею командних сигналів, а також сигналів керування використовується вхід СЕN. Звичайно він застосовується в тих випадках, коли МП має доступ до двом шинам: системної й резидентної, причому кожної з них відповідає свій адресний простір. Для формування сигналу CEN у таких випадках використовується дешифратор адрес, що розділяють адресний простір між СШ і РШ. Режим роботи із шиною введення - виводу встановлюється шляхом формування сигналу IOВ = 1. Цей режим використовується в тих випадках, коли контролер управляє доступом до двом шинам: резидентній шині введення - виводу й системній шині. Командні сигнали , , і в цьому режимі завжди дозволені, тобто їхня поява не залежить від вхідного сигналу . Як тільки мікропроцесор починає виконувати команду введення - виводу, формується відповідний командний сигнал, а також сигнали й керування моментом і напрямком передачі даних по резидентній шині введення - виводу. Системна шина в цьому випадку може працювати тільки з пам'яттю (або із пристроями введення - виводу, відображеними на пам'ять), і МП одержує доступ до СШ тільки по сигналу від арбітра шин. Командні сигнали , , і для роботи зі СШ не використовуються. Відповідно до виконуваної мікропроцесора командою, що вимагає звертання до пам'яті, контролер формує потрібний командний сигнал або , , а також сигнали керування моментами фіксації адреси ALE, передачі даних DEN і ігноруванням передачі даних по системній шині . Вихідний сигнал МСЕ разом із сигналом INTA використовується в циклі підтвердження переривання в системах з каскадированными контролерами переривань.

Коли МП відповідає на запит переривання, він виставляє код стану = 000, по якому системний контролер формує два негативні імпульси на виході INTA. У відповідь на перший імпульс по ША й ШД не передається ніякої інформації. Перед початком другого імпульсу сигнал МСЕ змушує провідний контролер переривань видати на ЛШ процесора код відомого контролера, що запросив переривання. Цей код по сигналу ALE записується у фіксатор адреси. По фронту другого імпульсу INTA відомий контролер, що запросив переривання, виставляє вектор переривання на системну шину даних, звідки він зчитується ЦП.

У системах, що використовують один контролер переривань, сигнал МСЕ не використовується.

Вхідний сигнал керування CEN діє як визначник можливості використання командних сигналів, формованих контролером системної шини. При CEN = 1 КШ функціонує нормально, а при CEN = 0 усі командні сигнали втримуються в неактивному стані. Ці особливості використовуються для поділу адресного простору й усунення адресних»конфліктів» між зовнішніми пристроями, підключеними до системної й резидентної шини.

№27,28 Шинний арбітрК1810ВБ 89. Призначення, структура, функціонування.

Арбітр шин ДО1810ВБ89 використовується в багатопроцесорних системах у якості пристрою, що здійснює синхронізацію доступу безлічі МП до системної шини.

Дешифратор станів залежно від коду стану МП (ВМ86, ВМ87 або ВМ89) запускає схему пріоритетного арбітражу, інтерфейси Multibus і місцевої шини на виконання дій по захватові або звільненні системної шини.

Схема пріоритетного арбітражу робить арбітраж мікропроцесорів, що запитують керування системною шиною, і по тактовому сигналу МП, що займає шину, здійснює дії по її звільненню

Інтерфейс Multibus здійснює процедуру взаємодії арбітрів шини багатопроцесорної системи й синхронізує дії по захватові системної шини.

Інтерфейс місцевої шини формує сигнал дозволу доступу до системної шини для шинного інтерфейсу МП (контролеру шини ВГ88, фіксаторам адреси ИР82/ИР83 і шинним формувачам ВА88/ВА87).

Пристрій керування здійснює синхронізацію й керування режимами роботи арбітра шин з боку МП. Мікросхема являє собою арбітр системної шини й призначена для використання в багатопроцесорних системах у якості пристрою, що здійснює синхронізацію доступу безлічі провідних пристроїв до системної шини. Арбітр системної шини КР1810ВБ89 застосовується разом з контролером системної шини КР1810ВГ88 для зв'язку МП КP1810BM86 із системною шиною колективного користування. Для координації доступу МП до системної шини здійснюється арбітраж, заснований на принципі пріоритету, тобто в будь-який даний проміжок часу один провідний пристрій буде мати пріоритет над усіма іншими провідними пристроями.

Арбітр шини КР1810ВБ89 забезпечує три способи дозволу пріоритету: обертовий, послідовний і паралельний. Спосіб обертового дозволу пріоритету шляхом динамічного перепризначення пріоритету дозволяє кожному арбітрові рівною мірою використовувати системну шину в порядку черговості. Однак цей спосіб вимагає застосування зовнішнього досить складного приоритетно-, що кодує пристрою. Необхідність у такому пристрої відпадає при послідовному способі дозволу пріоритету, але при цьому у зв'язку із затримкою, викликаною процедурою послідовної передачі пріоритету від арбітра до арбітра, можливо послідовне з'єднання не більш трьох арбітрів ( при тактовій частоті до 10 Мгц). Спосіб паралельного дозволу пріоритету є компромісним між першими- двома, тому що дозволяє організувати роботу багатьох арбітрів, не вимагаючи при цьому досить складного приоритетно- пристрою, що кодує. Арбітр шини має чотири режими: робота із системною шиною; робота з периферійною шиною введення/виводу; робота з резидентною шиною; робота з периферійною шиною введення/виводу й резидентною шиною. Перераховані режими роботи задаються подачею на входи ЮВ і RESB керуючих сигналів певної полярності.




Поиск по сайту:







©2015-2020 mykonspekts.ru Все права принадлежат авторам размещенных материалов.