Мои Конспекты
Главная | Обратная связь

...

Автомобили
Астрономия
Биология
География
Дом и сад
Другие языки
Другое
Информатика
История
Культура
Литература
Логика
Математика
Медицина
Металлургия
Механика
Образование
Охрана труда
Педагогика
Политика
Право
Психология
Религия
Риторика
Социология
Спорт
Строительство
Технология
Туризм
Физика
Философия
Финансы
Химия
Черчение
Экология
Экономика
Электроника

Счетчики импульсов





Помощь в ✍️ написании работы
Поможем с курсовой, контрольной, дипломной, рефератом, отчетом по практике, научно-исследовательской и любой другой работой

Счетчик – структурная сборка ячеек для размещения разрядов числа считанных электрических импульсов.

Одни из этих ячеек называются ячейками для младших разрядов числа, другие – для старших.

Счетчики применяются в устройствах управления и других блоках ЭВМ, преобразователях информации, в измерительной технике, в автоматах с числовым управлением.

Счетчики строятся на основе триггеров и логических элементов, структурно объединённых многоустойчивых схемах.

Счетчики делятся по признакам:

1. По функциональному: суммирующие, вычитающие, реверсивные

2. По виду цепей связи между ячейками разрядов: с непосредственной связью, с цепями переноса, комбинированные

Имеются и другие классификации.

Принцип действия счетчиков основан на свойстве триггеров запоминать на неограниченное время.

Сумматоры

Сложение. Одной из основных арифметических операций, выполняемых в ЭВМ, является сложение двоичных чисел. В качестве примера рассмотрим сложение двух четырехразрядных двоичных чисел: 0111 и 0101. В десятичной системе это числа 7 и 5. Как и для десятичных чисел, сложение начинают с меньшего разряда. Сложение двух единиц низшего разряда дает 2(10), но в двоичной системе получаются 0 в низшем разряде и перенос единицы во второй разряд. Таким образом, "сумма по модулю 2" в низшем разряде обозна-чается S0 = 0 и "перенос" Р0 = 1. Аналогично во втором столбце сложения, отсчитываемом справа налево, имеем S1 = 0 и Р1 = 1. В третьем столбце S2 = 1 и Р2 = 1; в четвертом - S3 = 1 и Р3 = 0 результате получаем число 12(10) записанное в двоичной системе как четырехразрядное число 1100. Любое четырехразрядное число в двоичной системе записывается как сумма следующих членов: С323 + С222 + С121 + С020, где коэффициенты Ci могут принимать значения 0 и 1, В рассматриваемом случае для двоичного числа, соответствующего полученной сумме 1100, имеем: С3 = 1, С2 = 1; C1 = 0 и С0 = 0. В результате 1•23+1•22+ 0•21 + 0•20 = 8 + 4 = 12.

Полусумматор. Простейшей арифметической операцией в ЭВМ является сложение двух одноразрядных чисел, принимающих два возможных значения: 0 и 1. Эта операция выполняется в устройстве, называемом полусумматором (рис.3). Суммируемые одноразрядные числа в виде логических уровней напряжения А и В подаются на входы логических элементов "исключающее ИЛИ и И". На выходе элемента "исключающее ИЛИ" получается "сумма по модулю 2" - S, равная нулю, когда А = В = 0, а также когда А = В = 1. При А = 1 и В = 0 или A=0 и В=1 S=1. Выход элемента И называется "переносом" и обозначается буквой Р. При А = В = 0; А = 1 и В = 0; А=0 и B = 1 перенос Р = 0. При A = В = 1 перенос Р = 1, что соответствует переносу единицы в следующий разряд. Нетрудно убедиться, что сумма по модулю 2 S = A + В = А•В + A•B, а перенос P = AВ.

Рисунок 3 - Полусумматор

Вычитание. Арифметическую операцию вычитания двух чисел можно свести к операции сложения. Действительно, A - В = (A - С) + (С - В). Поэтому в ЭВМ часто применяют следующий порядок вычислений. Сначала вычитаемое число В, записанное в прямом двоичном коде, переводят в число, записанное в обратном коде, заменяя единицы нулями, а нули единицами. Например, число 5, записанное четырьмя знаками прямого двоичного кода; 0101. Обратный код этого числа 1010. Добавлением единицы это число переводят в запись дополнительным кодом. В результате дополнительным кодом числа 5 становится число 1011. Прибавление преобразованного таким образом в дополнительный код вычитаемого числа В к уменьшаемому числу A, записанному в прямом двоичном коде, эквивалентно операции вычитания A - В. Например, 7 - 5 = 0111 + 1011 = (1)0010. Отбрасывая пятый (высший) разряд числа, заключенный в скобки, получаем число 0010 = 2(10).

Триггеры

Типы триггеров. Все современные серии цифровых микросхем, как правило включают различные типы триггеров, представляющих устройство с двумя устойчивыми состояниями, содержащее бистабильный запоминающий элемент (собственно триггер) и схему управления. Входы, как и сигналы, подаваемые на них делятся на информационные и вспомогательные. Информационные сигналы через соответствующие входы управляют состоянием триггера. Сигналы на вспомогательных входах служат для предварительной установки триггера в заданное состояние и его синхронизации. Вспомогательные входы могут при необходимости выполнить, роль информационных. По способу приема информации триггеры подразделяют тактируемые и нетактируемые триггеры. Изменение состояния нетактируемого (асинхронного) триггера происходит сразу же после соответствующего изменения потенциалов на его управляющих входах. В тактируемом (синхронном) триггере изменение состояния может произойти только в момент присутствия соответствующего сигнала на тактовом входе. Тактирование может осуществляться импульсом (потенциалом) или фронтом (перепадом потенциала). В первом случае сигналы на управляющих входах оказывают влияние на состояние триггера только при разрешающем потенциале на тактовом входе. Во втором случае в оздействие управляющих сигналов проявляется только в момент перехода единица - нуль или нуль - единица на тактовом входе. Существуют также универсальные триггеры, которые могут работать как в тактируемом, так и в нетактируемом режиме. Основные типы триггеров в интегральном исполнении носят следующие названия: D-триггеры, Т-триггеры, RS-триггеры и JK-триггеры.

RS-триггер. Асинхронный триггер RS-типа (рис 4) имеет два информационных входа R и S. Входы S и R названы по первым буквам английских слов set - установка и reset - сброс. При S=1 и R=0 на выходах триггера появляются сигналы: на прямом выходе Q=1, на инверсном Q=0. При S=0 и R=1 выходные сигналы триггера принимают противоположные состояния (Q=0, Q=1). Этот триггер не имеет тактового входа. Простейший RS-триггер можно реализовать на логических элементах ИЛИ-НЕ или И-НЕ, как показано на рисунке 4


Рисунок 4 - Асинхронный RS-триггер на логических элементах ИЛИ-НЕ и И-НЕ.

Проиллюстрировать работу такого асинхронного триггера можно с помощью таблиц истинности или временных диаграмм . Обратите внимание, что простейший триггер при S=1 и R=0 устанавливается в состояние логического нуля (и наоборот). Здесь Q – состояние выхода до установки входных сигналов (режим хранения).

На элементах ИЛИ-НЕ На элементах И-НЕ
Вход S Вход R Прям. Q Инвер. Q Вход S Вход R Прям. Q Инвер. Q
Q Q
Q Q

Рисунок 5 - Входные и выходные сигналы RS-триггера

При одновременном поступлении сигнала 1 или 0 на входы R и S выходные сигналы триггера не определены, поэтому в устройствах на основе RS-триггера необходимо исключать такие режимы (запрещенное состояние). Существуют разновидности RS-триггера, носящие название Е-, R- и S-триггеров, для которых сочетание S=1 и R=1 не является запрещенным.

D-триггер.или триггер задержки (от английского delay-задержка), при разрешающем сигнале на тактовом входе устанавливается в состояние, соответствующее потенциалу на входе D. Если обозначать выходной сигнал триггера буквой Q, то для D-тригтера можно написать следующее равенство: Qn=Dn-1. Индексы n и n-1 указывают на то, что выходной сигнал Q изменяется не сразу после изменения входного сигнала D, а только с приходом разрешающего тактового сигнала. Тактирование D-триггера может о существляться импульсом или фронтом. В тактируемом фронтом D-триггере изменение потенциала на входе D, синхронное с тактовыми импульсами, повторяется на выходе Q с задержкой на один период тактовых импульсов (отсюда и название-триггер задержки). На рисунке 3 показаны: структурная схема, условное обозначение D-триггера. Он состоит из синхронного RS-триггера и инвертора. Благодаря инвертору невозможно запрещенное соотношение сигналов на входах S и R. Из временной диаграммы (рис. 3.) видно, что D-триггер осуществляет задержку установки Q на время, отделяющее момент из менения сигнала D от начала очередного тактового импульса, причем выходной сигнал Q сохраняется до прихода очередного тактового импульса.

Dn Qn+1

 

Рисунок 6 - структурная схема, условное обозначение D-триггера

JK-триггер имеет также два управляющих входа J и K. Подобно RS-триггеру, в JK-триггере J и K-это входы установки триггера в единицу и нуль. В отличие от RS-триггера в JK-триггере наличие двух единичных управляющих сигналов (J=K=1) приводит к переходу триггера в противоположное состояние, т. е. в данном случае JK-триггер работает как T-триггер. JK-триггеры тактируются только перепадом потенциала на тактовом входе. Находят применение также JK-триггеры, которые изменяют свои состояния под воздействием перепадов сигналов на входах J и K. Уравнение для JK-триггера выглядит следующим образом: Qn=( JQ + KQ )n-1. На рис.4 указаны основные принципы построения и обозначения JK-триггеров.

Рисунок 7 - Принципы построения (а, в, г) и обозначения (б, д) JK-триггеров.

Практические микросхемы триггеров обычно содержат различные вспомогательные входы. В качестве примера на рис. 4 показана схема триггера К155ТВ1. Здесь кроме тактируемых входов J и K имеются также нетактируемые инверсные входы S и R. Для того чтобы упростить построение счетчиков, в этих триггерах предусмотрено по три входа J и К, объединенных посредством ячеек И (J=J1J2J3.K=K1K2K3).
В таблице ниже перечислены режимы работы JK-триггера. Напоминаем, что переклю-чение происходит только при поступлении тактового импульса на вход C.

J K Q Режим работы
Q Хранение
Установка в 1
Сброс в 0
Qinv Счет

Рисунок 8 - Режим работы JK-триггера

Доверь свою работу ✍️ кандидату наук!
Поможем с курсовой, контрольной, дипломной, рефератом, отчетом по практике, научно-исследовательской и любой другой работой



Поиск по сайту:







©2015-2020 mykonspekts.ru Все права принадлежат авторам размещенных материалов.